快捷搜索:  test  1111  中国青年网  中青网  as  as++aNd+8=8  1111 and 1=2#  test++aNd+8=8

通过采用高速ADC技术实现1GHz带宽RF数字化仪的设计

以前5年间,速率在1GSPS以上的高速ADC技巧的采样率和机能赓续提升,全新器件能够实现RF频谱的直接采样。这些全新的模数转换器 (ADC) 能够在维持出色噪声和线性的同时,在3GHz或更高的频率上,以大年夜于1GHz的带宽对旌旗灯号进行采样。更高的采样率是实现这个功能的关键所在,更快速的采样率可以大年夜大年夜削减宽带宽RF数字化仪的尺寸和功率。

可以斟酌一下,一个12位4 GSPS ADC,比如ADC12J4000,是若何能够直接在RF上采样1GHz带宽的旌旗灯号。它的3.3GHz输入带宽可实现在第二那奎斯特区域的旌旗灯号采样。为了防止其它目标数字频带外的旌旗灯号滋扰数字化旌旗灯号,必要一个抗混叠滤波器来削减其它那奎斯特区域内的带外旌旗灯号混叠进入目标旌旗灯号。

为了将已采样旌旗灯号放置在第二那奎斯特区域的中央,并且在最靠近的1.5GHz混叠频率上应用一个具有60dB抑制机能的滤波器,我们必要一个3:1的整形因数。相对来说,虽然理论上可以应用场于第三那奎斯特区域中央的较低采样率,比如2.5GSPS,所需的抗混叠滤波器的采样因数将为1.5:1(整形因数越低,实现起来就越艰苦)。具有更高采样率的较宽松滤波器要求可以经由过程削减所需的谐振器或偶极子的数量来大年夜大年夜削减滤波器的系统尺寸、重量和资源。

在很多诸如旌旗灯号智能、电子抗衡和卫星通信的利用中,必要将微波或更高频带内10GHz或以上的频率范围数字化。平日环境下,这由GSPS ADC将旌旗灯号下变频至2~4GHz以实现其数字化来完成。每条旌旗灯号链都必要零丁的放大年夜器、混频器、合成器、滤波器和ADC。

ADC的采样率越高,必要的旌旗灯号链就越少。例如,假定带宽占用达到70%,一个2.5 GSPS ADC必要12个零丁的下变频级,而4 GSPS ADC只必要7个。这直接使数字化仪的尺寸、功率和重量削减了42%。

更快速的采样率还提升了较窄带宽系统的机能、功率和密度。如图1中,一个100MHz的旌旗灯号位于3GHz频带中央的1.5GHz频带内,由采样率为4 GSPS ADC进行采样。采样后,ADC内的集成数字下变频转换器可被用来隔离目标旌旗灯号,并且过滤掉落所有目标旌旗灯号以外的有害噪声和滋扰能量。

然后可以将采样率削减32倍,达到125MSPS复采样,刚好能够支持所需的旌旗灯号带宽。与经由过程取采样数量的平方根值,用更多的采样提升信噪比 (SNR) 的措施相类似,已抽取的数据比ADC SNR高,超过跨过的值为ADC与输出采样率之间比率的常用对数的10倍。借助较低的输出采样率,ADC12J4000的机动JESD204B接口能够只经由过程一条串化器/解串器 (SERDES) 信道输出旌旗灯号,从而可以使大年夜量的ADC 被连接至单个FPGA,并且每个ADC的接口功率更低。

对付宽频带RF数字化仪的设计职员来说,采样率切实着实是越快越好。

责任编辑:gt

您可能还会对下面的文章感兴趣: